時間：2023-10-11 16:32:48
開篇：寫作不僅是一種記錄，更是一種創造，它讓我們能夠捕捉那些稍縱即逝的靈感，將它們永久地定格在紙上。下面是小編精心整理的12篇模擬集成電路設計的流程，希望這些內容能成為您創作過程中的良師益友，陪伴您不斷探索和進步。
>> “射頻集成電路設計”課程教學改革初探 應用于相控陣收發組件的射頻微波集成電路設計探討 納米尺度互連線寄生參數的仿真及應用于CMOS射頻集成電路設計 模擬集成電路設計教學探討 《集成電路設計》課程教學改革與探索 集成電路設計本科教學改革探索 集成電路設計與集成系統專業人才培養模式的探究 集成電路設計與集成系統專業CDIO培養模式的研究與實踐 集成電路設計專業課程體系改革與實踐 《數字集成電路設計原理》課程教學探索 集成電路設計作為專業核心課程設置的探討 集成電路設計方法及IP設計技術的探討 集成電路設計的本科教學現狀及探索 模擬集成電路設計教學方法探討 《專用集成電路設計》教學方法初探 結合集成電路設計大賽談創新能力的培養 同步數字集成電路設計中的時鐘偏移分析 《2012中國集成電路設計業發展報告》的統計及結論 模擬集成電路設計的自動化綜合流程研究 以工程需求為導向的集成電路設計閉環教育研究 常見問題解答 當前所在位置：l.
[3]http：//.cn/Info/html/n14730_1.htm.
[4]http：///info/20121026/227691.shtml.
[5]馮衛東.美科學家證實電路世界第四種基本元件存在[N/OL].科技日報，2008-05-06.
[6]李九生.“微波與射頻技術”課程新式教學理念應用[J].科技信息，2010，（6）.
[7]李金鳳，王健，劉歡.“射頻集成電路設計”課程教學改革初探[J].考試周刊，2012，(15).
[8]張銀蒲.基于射頻方向課程群的教學改革與創新[J].唐山學院學報，2013，（1）.
[9]王立華.虛擬網絡分析儀在射頻電路設計中的應用[J].電子測量技術，2012，（4）.
收稿日期：2013-09-10
關鍵詞：版圖設計；集成電路；教學與實踐
中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2014）06-0153-02
目前，集成電路設計公司在招聘新版圖設計員工時，都希望找到已經具備一定工作經驗的，并且熟悉本行業規范的設計師。但是，IC設計這個行業圈并不大，招聘人才難覓，不得不從其他同行業挖人才或通過獵頭公司。企業不得不付出很高的薪資，設計師才會考慮跳槽，于是一些企業將招聘新員工目標轉向了應屆畢業生或在校生，以提供較低薪酬聘用員工或實習方式來培養適合本公司的版圖師。一些具備版圖設計知識的即將畢業學生就進入了IC設計行業。但是，企業通常在招聘時或是畢業生進入企業一段時間后發現，即使是懂點版圖知識的新員工，電路和工藝的知識差強人意，再就是行業術語與設計軟件使用不夠熟練、甚至不懂。這就要求我們在版圖教學時滲入電路與工藝等知識，使學生明確其中緊密關聯關系，樹立電路、工藝以及設計軟件為版圖設計服務的理念。
一、企業對IC版圖設計的要求分析
集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數、設計規則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。
二、針對企業要求的版圖設計教學規劃
1.數字版圖設計。數字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業培訓。二是數字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業規范至關重要。
2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。
3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數字標準單元電路工作原理。
三、教學實現
1.數字版圖。數字集成電路版圖在教學時，一是掌握自動布局布線工具的使用，還需要對UNIX或LINUX系統熟悉，尤其是一些常用的基本指令；二是數字邏輯單元版圖的設計，目前數字集成電路設計大都采用CMOS工藝，因此，必須深入學習CMOS工藝流程。在教學時，可以做個形象的PPT，空間立體感要強，使學生更容易理解CMOS工藝的層次、空間感。邏輯單元版圖具體教學方法應當采用上機操作并配備投影儀，教師一邊講解電路和繪制版圖，一邊講解軟件的操作、設計規則、畫版圖步驟、注意事項，學生跟著一步一步緊隨教師演示學習如何畫版圖，同時教師可適當調整教學速度，適時停下來檢查學生的學習情況，若有錯加以糾正。這樣，教師一個單元版圖講解完畢，學生亦完成一個單元版圖。亦步亦趨、步步跟隨，學生的注意力更容易集中，掌握速度更快。課堂講解完成后，安排學生實驗以鞏固所學。邏輯單元版圖教學內容安排應當采用目前常用的單元，并具有代表性、擴展性，使學生可以舉一反三，擴展到整個單元庫。具體單元內容安排如反相器、與非門/或非門、選擇器、異或門/同或門、D觸發器與SRAM等。在教授時一定要注意符合行業規范，比如單元的高度、寬度的確定要符合自動布局布線的要求；單元版圖一定要最小化，如異或門與觸發器等常使用傳輸門實現，繪制版圖時注意晶體管源漏區的合并；大尺寸晶體管的串并聯安排合理等。
2.模擬版圖。模擬集成電路版圖設計更注重電路的性能實現，經常需要與前端電路設計工程師交流。因此，版圖教學時教師須要求學生掌握模擬集成電路的基本原理，學生能識CMOS模擬電路，與前端電路工程師交流無障礙。同時也要求學生掌握工藝對模擬版圖的影響，熟練運用模擬版圖的晶體管匹配、保護環、Dummy晶體管等關鍵技術。在教學方法上，依然采用數字集成電路版圖的教學過程，實現教與學的同步。在內容安排上，一是以運算放大器為例，深入講解差分對管、電流鏡、電容的匹配機理，版圖匹配時結構采用一維還是二維，具體是如何布局的，以及保護環與dummy管版圖繪制技術。二是以帶隙基準電壓源為例，深入講解N阱CMOS工藝下雙極晶體管PNP與電阻匹配的版圖繪制技術。在教學時需注意晶體管與電阻并聯拆分的合理性、電阻與電容的類型與計算方法以及布線的規范性。
3.逆向版圖設計。逆向集成電路版圖設計需要學生掌握數字標準單元的命名規范、所有標準單元電路結構、常用模擬電路的結構以及芯片的工藝，要求學生熟悉模擬和數字集成單元電路。這樣才可以在逆向提取電路與版圖時，做到準確無誤。教學方法同樣還是采用數字集成電路版圖教學流程，達到學以致用。教學內容當以一個既含數字電路又含模擬電路的芯片為例。為了提取數字單元電路，需講解foundry提供的標準單元庫里的單元電路與命名規范。在提取單元電路教學時，說明數字電路需要歸并同類圖形，例如與非門、或非門、觸發器等，同樣的圖形不要分析多次。強調學生注意電路的共性、版圖布局與布線的規律性，做到熟能生巧。模擬電路的提取與版圖繪制教學要求學生掌握模擬集成電路常用電路結構與工作原理，因為逆向設計軟件提出的元器件符號應該按照易于理解的電路整理，使其他人員也能看出你提取電路的功能，做到準確通用規范性。
集成電路版圖設計教學應面向企業，按照企業對設計工程師的要求來安排教學，做到教學與實踐的緊密結合。從教學開始就向學生灌輸IC行業知識，定位準確，學生明確自己應該掌握哪些相關知識。本文從集成電路數字版圖、模擬版圖和逆向設計版圖這三個方面就如何開展教學可以滿足企業對版圖工程師的要求展開探討，安排教學有針對性。在教學方法與內容上做了分析探討，力求讓學生在畢業后可以順利進入IC行業做出努力。
參考文獻：
[1]王靜霞，余菲，趙杰.面向職業崗位構建高職微電子技術專業人才培養模式[J].職業技術教育，2010，31（14）：5-8.
[2]劉俐，趙杰.針對職業崗位需求？搖探索集成電路設計技術課程教學新模式[J].中國職業技術教育，2012，（2）：5-8.
[3]鞠家欣，鮑嘉明，楊兵.探索微電子專業實踐教學新方法-以“集成電路版圖設計”課程為例[J].實驗技術與管理，2012，29（3）：280-282.
[4]李淑萍，史小波，金曦.微電子技術專業服務地方經濟培養高技能人才的探索[J].職業技術教育，2010，13（11）：13-16.
關鍵詞微電子技術；課程建設；實驗教學
中圖分類號：G434文獻標識碼：A
前言微電子技術是現代電子信息技術發展的重要前沿領域，取得了很好的經濟和社會效益。微電子技術的發展和應用為促進了電子產品設計及制造領域的變革。微電子技術是以半導體工藝為設計載體，通過器件電路或者硬件描述語言描述硬件電路的連接，再利用專業的開發和設計仿真軟件進行工藝仿真、電路仿真和版圖設計，最終完成半導體工藝流程、電路硬件集成。在實訓教學的過程中，容易將學生帶入到工作環境的實景，能夠提高學生主動學習的興趣，激發學生的求知欲。在微電子技術的實訓教學過程中，利用設計輔助軟件讓學生加深對專業理論知識的深度理解，通過實訓內容的合理安排，驗證所學的專業知識，掌握設計方法和實現手段，從而達到理論和實踐有機結合的教學目的，實現本專業學生素質教育培養的最終目的。
1現階段微電子技術教學模式分析
微電子技術具有抽象、層次化、流程復雜的特點，在教學過程中，應該根據微電子技術的特點，在器件模型、硬件描述語言、配套軟硬件、實驗內容及課程內容設置等幾個方面進行課程教學的改革。
目前，微電子技術的實訓教學，主要圍繞集成電路工藝、硬件描述語言、可編程器件等環節開展。硬件描述語言具有設計靈活、電路設計效率高的特點。大規模可編程邏輯器件通過編程來實現所需的邏輯功能，與采用專用集成電路設計方法相比，具有更好的設計靈活性、設計周期短、成本低、便于實驗驗證的優勢，在實訓環節得到了廣泛的采用。現場可編程門陣列（FieldProgrammableGateArray，FPGA）能夠提供更高的邏輯密度、最豐富的特性和極高的性能，因此，數字集成電路的實訓內容，主要圍繞FPGA的內部結構以及資源分布做相應介紹。
微電子技術的實訓教學在本科教學中具有極強的實踐特點，尤其是作為電子科學本科教學，對學生的電子設計思維模式的構建有著重要作用。實踐教學離不開大量的實訓反饋。目前大多數高校微電子技術的授課課時數一般安排為48課時，其中實驗課占10課時，實踐課和理論課的課時數比例約為1：3.8，且課程多安排在三年級。從課時安排來看，存在重理論輕實踐的弊端，容易讓學生產生盲目應試的想法，導致學生只注重考試，而忽略了至關重要的實踐環節。另外，微電子技術課程最好作為專業基礎課程，為學習其它多門課程打下良好基礎。在微電子技術課程開展教學和實訓的時候，最好與學生的其它專業實習的時間錯開，讓學生能夠更加專心對待，避免專業知識和概念的混亂。如果將微電子技術課程課實訓安排在四年級第一學期，非常容易與畢業實習、求職環節發生沖突，導致學生對微電子技術課程和實訓內容認知不足，倉促應付課程和實訓內容，不利于對學生電子設計能力的培養，也會降低學生的就業競爭能力。
微電子技術的實訓環節對于本科生而言，會給學生產生軟件編程的想法，不能真正將電路設計的理念深化，會造成實驗內容的創新性不夠，教學成果難以達到預期。
2微電子技術實踐環節教學
本課題對現階段微電子技術課程和實訓環節做了深入分析，總結了教學過程中存在的問題及改進需求，對未來的微電子技術實訓教學模式進行的理論和實踐探索。自動化設計軟件是的設計人員可以在計算機上完成很多復雜計算工作。微電子技術軟件通常在服務器或者多線程工作站運行，自動化程度很好，具有很強大的功能和豐富的界面。在高校中開展的微電子設計類實訓課程是一門實踐性很強的專業基礎性課程，既可以由學生獨立完成，也可以設計成分工協作的實驗項目。
為了提高學生對微電子技術的理解和設計能力的掌握，微電子實訓由32個課時組成，其中課內實驗分配了16學時、微電子設計實訓分配16學時，重點提高學生的動手能力和主動思考能力，激發學生的創新思維。
2.1課內實驗設計
微電子技術課程的課內實驗包含基礎驗證性實驗和研究型實驗，其目的是掌握基本的硬件描述語言的編程方式及技巧，并能夠采用模擬器件設計模擬集成電路，讓學生能夠具備獨立設計集成電路的能力，熟悉集成電路設計計算機輔助設計手段，結合以往的電子電路知識，完成基本器件的設計和調用。
課內實驗設計以工藝器件仿真、電路設計仿真手段為主，利用準確的工藝和器件模型，準確模擬集成電路工藝的流程和半導體器件的電學特性。軟件仿真已經成為新工藝、新器件、新電路設計的重要支撐手段，可以在短時間內建立實驗環節、調節參數、修改電路結構，彌補實驗室硬件投入不足以及對多種實驗室耗材的依賴，有利于學生建立系統性的知識結構。另外微電子技術的課內實驗也包含綜合性實驗環節，通過調用基本功能模塊，設計一個適當規模的數模混合集成電路，提高整體電路的綜合性能指標，實現良好的信號控制和傳輸，提高學生的綜合設計能力。
例如，半導體工藝演示實驗可以快速呈現不同工藝流程和工藝環境對工藝結果的影響，能夠設定不同的偏置條件來研究器件的能帶、電場、載流子濃度分布、伏安特性等內部特征，避免惡劣繁雜的對物理過程的解析建模，具有直觀和形象的特點，加深學生對理論知識的理解和提高學習的積極性。可以針對成熟工藝，利用仿真軟件進行器件和電路設計。實際過程中，參照經典的器件結構和電路模塊單元，開展新特性、新功能的設計性實驗，鍛煉學生綜合知識的能力，面向工程實踐，對專業知識進行融會貫通。這個過程需要授課教師根據學生的已開設課程和知識結構來編寫適宜的實驗輔助教材，對實驗內容進行精巧的設計及和細致地指導。
2.2實訓環節設計
微電子技術實訓環節旨在鍛煉學生的實踐動手能力，掌握集成電路設計開發流程，能夠根據系統的性能指標進行分層分級設計，根據硬件電路的額性能特點來構建規模化電路。在實訓環節中，強調綜合設計能力的培養，利用微電子設計的計算機輔助設計工具完成一定規模電路的設計、仿真、版圖設計、版圖檢查等環節。通過微電子技術實訓環節的練習，學生能夠培養獨立設計能力、系統分析能力、電路綜合能力等，為將來進入研發設計類型的工作崗位打下堅實的基礎。
對實訓環節的考核，采用大作業或者設計報告的形式，讓學生通過查閱參考文獻進行設計選題，發揮學生的主觀能動性。通過對參考文獻的參考和綜述，掌握課題的結構和流程設計，充分了解系統的模型，理解各模塊對系統設計的影響。實訓環節是的一次較為系統的設計方法訓練，不僅可以鞏固課堂和教材上的內容，還可以引入實際工程系統的指標要求，鍛煉學生的綜合規劃和設計能力。
3微電子技術教學改革實施效果
通過微電子技術的教學和實訓模式的改革，在實踐中積極總結得失，發現微電子技術的教學該給能夠幫助學生提高微電子設計的專業素養，主要體現在以下方面：
1）學生對微電子技術課程內容的理解程度大幅提高，原先學生對課本的知識抱有敬畏的心理，在課程和實踐環節之后，都產生了很大程度的自信。微電子技術課程、實驗、實訓考核成績的優秀率也大大提高，表明通過微電子技術的教學和實踐改革，學生能夠比較好地掌握課程大綱所要求的內容。
2）通過細致地設計實踐環節，能夠調動學生學習專業知識的積極性，實驗項目的完成情況比較理想，報告內容的撰寫也更加細致、全面。
3）通過綜合設計實驗和實訓，讓學生勤于動腦，在多種手段和方法中，尋找最優的方案，優化設計過程。
4結束語
關鍵詞：工藝補償；溫度補償；電流基準源
中圖分類號：TN431文獻標識碼：A文章編號：1009-3044(2008)28-0218-04
Design of a New CMOS Constant Current Reference
ZHANG Yu-ming, WU Jing
(IC College,Southeast University,Nanjing 210096,China)
Abstract: Providing bias current into different blocks in any analog or mixed-signal system, constant current reference casts some important influence on the performance of a whole circuit . Byexploiting the physical relationship between K’and Vt across various process corners，we design a kind of circuit to deliminish the influence of variations of different process. Using a PTAT voltage reference, the circuit also can compensate power supply and temperature variations.The circuit is implemented by CSMS 0.6um process and simulated with candence spectre.The result show the circuit has high PSRR and can compensate process variations and temperature variations well.
Key Words: process compensate; temperature compensate; current reference
1 前言
恒定電流源是任何一個模擬或者混合信號系統密不可分的組成部分。電流基準被成比例或者鏡像復制成為其他模塊的偏置電流。基準電流源的變動將影響模塊的靜態偏置環境，同時影響整個電路的性能。以前構建的不同電流基準源的流程，任何一種都只補償了溫度，電源電壓，和工藝三種參數中的一種或兩種。
本文設計了一種同時對三種參數進行補償的電路。
2 設計思路
工藝補償：
對于MOS器件來說，工藝主要受跨導參數K'和閾值電壓Vt影響。K'和Vt的變化主要受工藝參數tox和Nch影響，它們的值可以通過線性迭代的方法[1]來提取。通過比較不同工藝條件下K'和Vt的值，發現它們的變化遵循一定的規律。
本文使用的工藝環境nomal,ff,ss,fs,sf。其中nomal代表標準MOS器件，ff和ss分別代表快速MOS器件和慢速MOS器件。sf代表慢速PMOS和快速NMOS, fs代表快速NMOS和慢速PMOS。 根據提取的數據比較可以看出，在至少50%的工藝中，K'上升時伴隨著Vt的下降，反之亦然。這種相反性可以被我們用來改進電路，此時我們假設漏電流的表達式是：
■ （1）
對上式求導得到：
■（2）
通過上式可以發現，K'和Vt向相反方向變化時，漏電流的變化可以減小，如果在某些工藝條件中K'和Vt的變化不符合相反性關系，可以通過增大Vgs減小漏電流的變化。在以下的討論中，我們假設在所有的工藝條件下K'和Vt都符合相反性關系，該電路的電流源部分如圖1所示。
在此電路中，有4個設計參數Vgs，α，β和γ，分別為M3管的柵源電壓，M3管的寬長比，M1和M2管的寬長比，M4管的寬長比。所有PMOS器件的源極和襯底都被連接在一起，基準電流由下式表示：
■ （3）
假設是理想的NMOS電流鏡，參考電流被修改成
■（4）
或者
■（5）
在方程（5）中，Vgs是恒定電壓。α，β，γ 是PMOS器件各自的寬長比。為了使不同的工藝條件中的漏電流不變，得到：
■（6）
將（5）代入（6）
■（7）
方程兩邊同時積分，用VTP和KP'的標準工藝值消去積分常項，得到：
■ （8）
在方程（8）中，K'P,nom和VTP,nom是KP'和VTP在標準工藝條件下的值。
下面為確定α和β的設計流程：
1) 根據所需要的基準電流I，確定α，Vgs可以設置的比較大，通常為VTP,nom的兩倍
■ （9）
2) 根據給定的工藝組合，確定β
■ （12）
3) 最后，根據所需要的基準電流，使用方程（5），可以計算得到γ。
溫度和電源電壓補償:
電路的電壓源部分用來對電壓和溫度補償,如圖2所示。
在（5）式給出的基準電流中，和電源相關的項只有Vgs。如果Vgs保持恒定，電流基準源就可以相對于電源變化保持恒定。可以通過在CMOS電流鏡中使用長溝道器件和使用cascoding電流鏡結構來提高電源抑制比。
對于溫度補償，（5）式給出的基準電源依賴于K'P和VTP，而這兩個參數隨溫度變化。K'P的變化主要取決于漂移系數相對于溫度的變化，VTP與溫度的關系呈負斜率的直線。它們可以簡單的用下式表示：
■（11）
K'PO K'P和VTPO是K'P和VTP在絕對零度時的值，隨著溫度的升高，K'P和VTP都將下降，這將導致基準電流的下降。為了使基準電流恒定，Vgs被做成一個如圖2所示的PTAT電壓源。
在圖2中，R2 上的電壓定義為Vgs，Vgs的 值可以被表示成
Vgs=(mPTAT)T（12）
此時， ■（13）
將（11）和（12）代入（5），得到
■此時 ■ （14）
為了補償溫度變化，方程（14）中唯一可以調整的變量是“a”,其值取決于α和β。α和β由（9）和（10）決定。這表明工藝補償不能同時滿足溫度補償。對于溫度變化，
如果”a”接近于1，基準電流為
■（15）
如果“a”的值遠小于1，基準電流為
■ （16）
方程（15）和（16）與溫度的變化關系相反。所以可以將它們相加保證基準電流相對于溫度恒定。將（15）和（16）相加，結果對于溫度的微分為0，可得下式
■ （17）
式（17）給出了溫度補償下的β值，VTP的標準值被用來計算β，為了求VTPO，我們需要知道mTV，可以從模擬中得到。式（17）計算了溫度補償所需要的β，式（10）計算了工藝補償時的β，兩者之間可能相差很遠，顯然，必須在兩者之間折中考慮。
3 電路結構與模擬仿真
電路結構與模擬仿真圖見圖3。
器件尺寸見表2。
整個電路采用0.5umCOMS工藝進行設計，使用Candence spectre軟件進行仿真. 從模擬結果（圖4）可以看出， 當VCC在4V到6V變化的范圍內，輸出電流變化約為2uA，小于2%。在5種不同的工藝條件下，溫度相同時輸出電流變化小于 5%（圖5）。可見該電路可以在4V到6V的電源下適用于不同的工藝條件。
■
圖4 輸出電流與Vcc的關系
4 版圖設計與驗證
4.1 注意事項
1) NMOS和PMOS分別集中放置在版圖的下方和上方，設計時依照DRC文件中P+區和N+的間隔的要求，合理安排之間的距離。這樣做的目的，可以保證所有同類型的MOS管在同一個阱中，避免使用多個阱。
2) 某些MOS管的寬長比例過大，因此采用梳狀結構以便節省芯片面積，如圖6。
3) 電路中的電流鏡結構在版圖布局時采用對稱結構，減小版圖差異對電路性能的影響，如圖7。
4) 為了消除latch up 效應，必須將有源器件的位置控制在井接觸30um的范圍內，并且盡可能增加井接觸的面積 。
4.2 設計過程
開始設計時先要做到對每個器件的大小和總體布局心中有數，優先滿足MOS管的布局，其次再考慮電阻，電容和三極管，對稱器件在版圖中也要使用對稱圖形，在實現版圖使，先畫獨立器件，最后再使用金屬線連接。同時要嚴格遵循DRC效驗規則，例如接觸孔的大小，金屬線的寬度，金屬接觸的超出寬度等等。以下是完整的版圖：
■
圖8 完整版圖
在設計完成之后要對版圖進行DRC效驗，修正版圖中不符合晶元廠工藝要求的部分，完成DRC后，進行LVS效驗，這一步是將版圖和原理圖進行比較，確保版圖所實現的電路功能和原理圖相同。
LVS通過把原理圖轉換成為網表（NETLIST）文件，把版圖轉換成GDS文件后，cadence能自動識別版圖中和原理圖不相一致的地方。對這些不相符的地方，要認真的修改。修改完成之后，一般先做LVS檢測，沒有錯誤之后再做一次DRC檢查，以免和工藝規則的不符。
5 總結
以上展示了一種PVT補償，無電阻的CMOS電流基準源電路，基準電流采用MOS器件的電流漏，通過調節K'和VT之間的物理關系來補償工藝變化，通過使用PTAT電壓基準，它可以同時補償電源和溫度變化，本電路在CMOS各種工藝中都展示出滿意的效果，基準電流的變化被控制在標準值的 5%以內。
參考文獻：
[1] Allen P E.CMOS模擬集成電路設計，附錄B（CMOS器件性能）[M].北京:電子工業出版社,2007.
[2] Wang Zhenhua.Automatic VT Extractors Based on an n x n2 MOS Transistor Array and Their Application[J].IEEE JOURNAL OF SOLID-STATE CIRCUITS,1992,27(9).
